地点:上海
招聘人数:1人
招聘人数:1人
工作职责:
-
-
1、负责SOC/ASIC芯片及IP的可测性设计,及ATE测试(CP、FT)等;
2、负责DFT电路的实现和验证,包括SCAN、MBIST、IO Boundary Scan、ATPG等;
3、完成DFT模式下的时序约束,协助PR团队完成DFT STA&Power SignOff;
4、配合ATE测试团队,跟踪芯片测试良率、协助完成ATE测试failure的分析和解决,顺利实现芯片量产测试。
-
1、负责SOC/ASIC芯片及IP的可测性设计,及ATE测试(CP、FT)等;
任职资格:
-
-
1、本科及以上学历,微电子电子信息电子工程计算机等相关专业
2、具有3年以上DFT设计经验,熟悉Mentor或Synopsys的DFT工具使用;
3、熟悉综合、静态时序分析流程以及工具使用、脚本的编写;
4、具有芯片流片量产经验、ATE测试失效分析经验者优先;
5、较强的沟通表达能力、组织协调能力和团队合作精神
6、较强的逻辑思维能力、学习能力、创新能力、分析解决问题能力及抗压能力。
-
1、本科及以上学历,微电子电子信息电子工程计算机等相关专业